

CED8262CT

5.7 kV_{RMS} 光耦输入单通道隔离栅极驱动器

1. 产品描述

CED8262CT 是高可靠单通道隔离栅极驱动器，具有光耦兼容的输入，和常见的光耦栅极驱动器引脚兼容，可以实现替代和升级。基于数字隔离技术的栅极驱动器，具有更高的参数一致性、更宽的工作温度范围，同时避免了光耦的老化问题。CED8262CT 产品采用线易专有的磁隔离驱动技术，提供高达 5.7kVrms 的隔离能力。

2. 产品特点

- 光耦兼容的输入引脚配置
- 典型传输延时: 75ns 典型值
- 峰值输出电流: 6.0A
- 最大 40V 输出驱动电源电压
- 输入级反向耐压高达 30V，并支持互锁
- 隔离耐压: 5.7 kVrms
- 共模瞬态抑制: $\pm 200 \text{ kV}/\mu\text{s}$
- SOW6 (300mil) 封装
- 工作温度范围: -40 °C 到 +125 °C

3. 安全认证


- 5.7 kVrms 耐压 1 分钟 (美国 UL-1577)
- 中国 CQC 认证 GB4943.1-2011
- TUV 认证 IEC 62368-1

4. 产品应用

- AC 电机和直流无刷电机(BLDC)驱动
- 隔离开关电源/UPS 电源
- 工业/汽车/绿色能源逆变器
- 可调速电机驱动


5. 外形信息

产品型号	封装	封装尺寸(标称)
CED8262CT	SOW6	7.5 × 4.68 (mm)



封装示意图

6. 引脚定义及功能说明



引脚		描述
名称	编号	
ANODE	1	光耦兼容输入阳极
NC	2	无内部连接
CATHODE	3	光耦兼容输入阴极
V _{EE}	4	驱动侧负电压供电
V _{OUT}	5	栅极驱动输出
V _{CC}	6	驱动侧正电压供电

7. 电路参数

7.1. 绝对额定范围

参数		最小	最大	单位
I _{F(AVG)}	平均输入电流		25	mA
V _{R(MAX)}	反向输入电压		30	V
V _{CC} -V _{EE}	驱动侧供电电压	-0.3	45	V
V _{OUT} -V _{CC}	输出电压幅度		0.3	V
V _{OUT} -V _{EE}	输出电压幅度	-0.3		V
T _J	工作结温	-40	150	°C
T _{stg}	存储温度	-55	150	°C

P _D	输入端和输出端最大功率耗散	V _{CC} =20V,I=10mA 10-kHz,50%占空比, 方波, 180nF 负载, T _A =25°C		750	mW
P _{D1}	最大输入功率耗散			55	mW
P _{D2}	最大输出功率耗散			740	mW

7.2. 建议工作条件

参数		最低	标称	最高	单位
V _{CC} -V _{EE}	供电电压	14		40	V
I _{F(ON)}	输入正向电流(二极管导通)	7		16	mA
V _{F(OFF)}	阳极电压-阴极电压(二极管“关断”)	-30		0.9	V
T _A	环境温度	-40		125	°C
T _J	工作结温	-40		150	°C

7.3. ESD 额定值

		数值	单位
V _(ESD)	人体静电模型 (HBM)	>± 4000	V

7.4. 电气特性

无特殊说明, 典型值是在 V_{CC}-V_{EE}=15V, V_{EE}=GND, 以及 T_A=25°C 的条件下测试所得。

参数	测试条件	典型值	单位
输入特性			
I _{FLH}	低电平到高电平的输入电流阈值	1.7	mA
V _F	输入正偏电压	I _F =10 mA	V
ΔV _F /ΔT	输入正偏电压的温度系数	I _F =10 mA	mV/°C
V _R	输入反向击穿电压	I _R =10 uA	V
输出特性			
I _{OH}	输出高电平下的输出电流峰值 V _{CC} =15V, I _F =10mA, C _{VDD} =10uF, C _{LOAD} =220nF	6	A
I _{OL}	输出低电平下的输出电流峰值 V _{CC} =15V, V _F =0V, C _{VDD} =10uF, C _{LOAD} =220nF	6	

V_{OH}	高电平输出电压 $I_F=10\text{mA}, I_O=-20\text{ mA}$ (相对 VCC 的压降)	16	mV
V_{OL}	低电平输出电压 $V_F=0\text{V}, I_O=20\text{ mA}$	10	
$UVLO_R$	V_{CC} 上升时的欠压保护电压 $I_F=10\text{mA}$	12.5	V
$UVLO_F$	V_{CC} 下降时的欠压保护电压 $I_F=10\text{mA}$	11.5	V
$UVLO_{HYS}$	欠压保护电压迟滞	1.0	V

7.5. 开关特性

参数	测试条件	最小值	典型值	最大值	单位
t_{PLH}	传输延时, 低电平到高电平	$C_{LOAD}=1\text{nF}, f_{sw}=20\text{kHz}$ (50% duty cycle) $V_{CC}=15\text{V}$	75	110	ns
t_{PHL}	传输延时, 高电平到低电平		60	100	ns
t_r	上升时间		7		ns
t_f	下降时间		4		ns
t_{PWD}	脉冲宽度失真			35	ns
t_{PDD}	任何两个部件之间传输延时差异			25	ns
t_{UVLO_REC}	UVLO 恢复延时	V_{CC} 从 0V 上升到 15V		30	us
CMTI	共模瞬态抗扰度	$V_{CM}=1000\text{V}$ $V_{CC}=15\text{V}, T_A=25^\circ\text{C}$	± 150	± 200	kV/us

8. 典型特征




图 8.1 正向偏置电压 vs 正向导通电流

图 8.2 正向导通电压 vs 温度

9. 应用指南

9.1. 简介

CED8262CT 是单通道隔离式栅极驱动器，具有光耦兼容的输入级，可驱动 MOSFETs 和 IGBTs 等器件。该芯片具有 6A 拉电流和 6A 灌电流的输出峰值电流能力，最大输出驱动器电源电压为 40V。输入与输出采用芯片级微型变压器隔离技术。CED8262CT 采用 SOW6 封装，爬电距离和间隙大于 8.5mm，增强型隔离耐压额定值在 60s 下为 5.7kV_{RMS}。该芯片与常见的光耦栅极驱动器引脚兼容，可以实现替代和升级。

与采用 LED 作为输入级的传统光耦隔离驱动器不同，CED8262CT 通过模拟二极管作为输入级，无需依赖光发射即可跨越隔离屏障传输信号。其输入级与驱动级之间通过芯片级微型变压器实现隔离，不仅提供增强型隔离，更具备卓越的共模瞬态抗扰度 ($>150\text{kV}/\mu\text{s}$)。结合模拟二极管输入级与芯片级微型变压器隔离技术，CED8262CT 相比传统光耦隔离驱动器具有以下性能优势：

- 可靠性更高：模拟二极管无需光发射，可靠性与老化特性显著优于光耦隔离驱动器
- 工作温度更高：支持 125°C 环境温度（光耦驱动器通常仅 105°C）
- 输入特性稳定：模拟二极管正向压降的器件间差异及温漂更小，输入级工作点跨器件与温度变化更稳定可预测
- 抗干扰更强：共模瞬态抗扰度优于光耦方案
- 信号延迟更低：传播延迟与脉宽失真更小
- 一致性更佳：变压器隔离工艺控制优于光耦隔离，传播延迟的器件间偏移更小，系统设计更简洁稳健

9.2. 功能框图




图 9.1 功能框图

9.3. 功能描述

9.3.1. 输入级

CED8262CT 的输入级可以简单的等效为模拟二极管。当输入二极管的阳极 (Anode) 相对于阴极 (Cathode) 施加正向电压使模拟二极管正向偏置时，正向电流 (I_F) 将流入该模拟二极管。模拟二极管的正向压降典型值为 2.3V，

需要使用外部电阻限制正向电流，推荐的正向电流范围为 7mA 至 16mA。当 I_F 超过输入正向阈值电流 I_{FLH} （典型值 1.7mA）时，输出端（ V_{OUT} ）被驱动至高电平；若 I_F 低于 I_{FLH} ，或阳极与阴极间电压处于反向偏置状态，则 V_{OUT} 被驱动至低电平。

该模拟二极管的反向击穿电压可达 30V。这一高反向击穿电压特性使 CED8262CT 能够应用于如图 9.2 所示的互锁架构中。示例展示了两组门极驱动器驱动一组 IGBT 的场景：两组驱动器的输入端按图 9.2 方式连接，并由 MCU 控制的两个缓冲器驱动。互锁架构可确保两个仿真二极管不会同时导通（如图 9.2 所示），从而避免 IGBT 发生直通现象。此外，若两个 PWM 信号因故障同时维持高电平（或低电平），该架构还能强制两路门极驱动器的输出均保持低电平，确保系统安全。




图 9.2 互锁结构

9.3.2. 欠压锁定

CED8262CT 在 V_{CC} 电源端集成了欠压锁定（UVLO）保护功能，可防止 IGBT 和 MOSFET 因驱动电压不足而异常工作。当 V_{CC} 在启动阶段低于欠压锁定释放阈值 ($UVLO_R$) 或在启动后低于欠压锁定关断阈值 ($UVLO_F$) 时，无论输入正向电流状态如何，UVLO 功能均会将输出端 (V_{OUT}) 强制拉低。

UVLO 功能的滞回特性可抑制电源噪声引发的误触发。若 V_{CC} 电压跌落至 $UVLO_F$ 以下，当电源电压重新升至 $UVLO_R$ 以上时，输出端将经历一段恢复延迟 (t_{UVLO_REC}) 后才恢复正常工作状态。

9.4. 参考方案

图 9.3 和 9.4 是两种常见的使用 CED8262CT 驱动 IGBT 的典型应用电路。




图 9.3 使用单一 MOSFET 作为 CED8262CT 的输入




图 9.4 使用 Buffer 电路作为 CED8262CT 的输入

9.5. 参考 PCB 布局指南

为了使产品达到最优性能，PCB 布局时需要遵循以下原则：

- 为了保证电源为稳定性和低噪声，VCC 到 VEE 的旁路电容需要尽可能近的靠近芯片 VCC 和 VEE 引脚，并推荐使用低 ESR 和低 ESL 的 MLCC 电容。
- 当芯片驱动功率管时，VOUT 存在非常高的 di/dt，VOUT 环路 PCB 走线寄生电感会导致 EMI 和电压振荡问题，故在设计 PCB 时，芯片应尽可能靠近功率管位置，VOUT 走线尽可能宽，环路走线尽可能短，以降低环路寄生电感。
- 为确保原边侧和副边侧之间的隔离性能，请避免在芯片下方放在任何的 PCB 走线、覆铜、焊盘和过孔。也可以采用 PCB 开槽工艺，以防止影响隔离性能。
- 当负载较重或开关频率较高时，芯片的损耗也会增加，可以通过适当 PCB 布局将热量传导到 PCB 板上，以达到减小芯片的温度。建议适当地增加 VCC 和 VEE 引脚的 PCB 覆铜，优先最大程度地增加 VEE 的连接。
- 如果系统有多层板设计，建议在 VCC 和 VEE 层放置大量过孔连接，以减小寄生参数

附录 A: 参数测量信息




Fig. A1. 开关特性测试电路和电压波形





Fig. A2. 输出驱动能力测试电路 (IOH 和 IOL)




合格标准: 在共模瞬态过程中输出必须保持不变。

Fig. A3. 共模瞬态抑制测试电路(CMTI)

附录 B: 封装轮廓: SOW6

下图展示了 CED8262CT 产品的封装细节 (单位: mm)。



	MILLIMETER(mm)		
	MIN	NOM	MAX
A			2.65
A1	0.10		0.30
A2	2.25	2.30	2.35
A3	0.97	1.02	1.07
c		0.25	
D	4.58	4.68	4.78
E	11.30	11.50	11.70
E1	7.40	7.50	7.60
e	1.27 BSC		
y			0.10
L	0.50		1.00
θ	0		8°
L1	2.00REF		

Fig. B.1 SOW6 器件外形 (所有尺寸单位为 mm)




Fig. B.2 SOW6 建议焊盘 (所有尺寸单位为 mm)

附录 C: 顶部印记




Fig. C.1 SOW6 顶部印记

第一行印记	XXXXXXXX	产品型号
第二行印记	YWWRRRRR	<p>Y:生产年 WW:生产周 RRRR:追溯代码</p>

附录 D: 采购信息

产品型号	封装	Pin	数量/卷
CED8262CT	SOW6	6	1000